Der 3NM-Knoten der dritten Generation von TSMC ist auf dem richtigen Weg, und N3P wird später in diesem Jahr in Massenproduktion produziert
TSMC begann erfolgreich mit der 3NM-Prozesstechnologie der zweiten Generation im vierten Quartal von 2023 zu verwenden, um den geplanten Meilenstein zu erreichen.Das Unternehmen bereitet sich derzeit auf die Leistung von Massenerzeugnissen zur Leistung von N3P -Chips für diesen Knoten vor.TSMC kündigte auf dem European Technology Symposium an, dass dies in der zweiten Hälfte von 2024 stattfinden wird.
Der N3E -Prozess wurde wie geplant in die Massenproduktion eingetragen, und die Defektdichte ist mit dem N5 -Prozess während der Massenproduktion im Jahr 2020 vergleichbarErhöhte die Anzahl der Transistoren und die Betriebsuhrgeschwindigkeit im Vergleich zu M3 basierend auf der N3 -Technologie.
Ein TSMC -Manager sagte auf der Veranstaltung: "N3E hat die Massenproduktion wie geplant im vierten Quartal des letzten Jahres begonnen. Wir haben eine hervorragende Produktionsleistung aus den Produkten unserer Kunden gesehen, sodass sie tatsächlich wie geplant in den Markt eingetreten sind."
Ein TSMC -Manager sagte auf der Veranstaltung: "N3E hat die Massenproduktion wie geplant im vierten Quartal des letzten Jahres begonnen. Wir haben eine hervorragende Produktionsleistung aus den Produkten unserer Kunden gesehen, sodass sie tatsächlich wie geplant in den Markt eingetreten sind."
Das Hauptdetail des N3E -Prozesses ist seine Vereinfachung im Vergleich zum N3 -Prozess der ersten Generation von TSMC (auch als N3B bekannt).Durch Entfernen einiger Schichten, die eine EUV -Lithographie erfordern und die Verwendung von EUV -Doppelmuster vollständig vermeiden, reduziert N3E die Produktionskosten, erweitert das Prozessfenster und verbessert den Ertrag.Diese Veränderungen reduzieren jedoch manchmal die Transistordichte und die Stromversorgungseffizienz, ein Kompromiss, der durch Entwurfsoptimierung gemindert werden kann.
Mit Blick auf die Zukunft bietet der N3P -Prozess eine optische Skalierung für N3E und zeigt auch vielversprechende Fortschritte.Es hat die erforderliche Qualifikationszertifizierung überschritten und zeigt die Ertragleistung in der Nähe von N3E.Die nächste Entwicklung des Technologieportfolios von TSMC zielt darauf ab, die Leistung um bis zu 4% zu verbessern oder den Stromverbrauch um etwa 9% um die gleiche Taktgeschwindigkeit zu verringern und gleichzeitig die Transistordichte von Hybrid -Design -Konfigurationschips um 4% zu erhöhen.
N3P behält die Kompatibilität mit den IP -Modulen, Design -Tools und -Methoden von N3E bei, was es zu einer attraktiven Wahl für Entwickler macht.Diese Kontinuität stellt sicher, dass die meisten neuen Chip -Designs (Chips) voraussichtlich von N3E zu N3P wechseln und die verbesserte Leistung und Kosteneffizienz des letzteren nutzen.
Die endgültige Produktionsvorbereitungsarbeiten für N3P werden voraussichtlich in der zweiten Hälfte dieses Jahres stattfinden, wenn sie in die HVM -Stufe (Massenproduktion) eintreten wird.TSMC erwartet, dass Chip -Designer es sofort übernehmen.Angesichts seiner Leistung und der Kostenvorteile wird N3P voraussichtlich von TSMC -Kunden, einschließlich Apple und AMD, bevorzugt.
Obwohl das genaue Startdatum von N3P -basierten Chips immer noch ungewiss ist, wird erwartet, dass große Hersteller wie Apple diese Technologie bis 2025 in ihrer Prozessorserie verwenden werden, einschließlich SOC für Smartphones, PCs und Tablets.
"Wir haben auch die N3P -Technologie erfolgreich geliefert", sagte TSMC -Führungskräfte."Es wurde zertifiziert und seine Ertragsleistung liegt in der Nähe von N3E. (Process Technology) hat auch die Wafer der Produktkunden erhalten, und die Produktion wird in der zweiten Hälfte dieses Jahres beginnen. Aufgrund von N3Ps (PPA -Vorteil) erwarten wir die meisten der meisten derWafern auf N3, um in Richtung N3P zu fließen. "
Mit Blick auf die Zukunft bietet der N3P -Prozess eine optische Skalierung für N3E und zeigt auch vielversprechende Fortschritte.Es hat die erforderliche Qualifikationszertifizierung überschritten und zeigt die Ertragleistung in der Nähe von N3E.Die nächste Entwicklung des Technologieportfolios von TSMC zielt darauf ab, die Leistung um bis zu 4% zu verbessern oder den Stromverbrauch um etwa 9% um die gleiche Taktgeschwindigkeit zu verringern und gleichzeitig die Transistordichte von Hybrid -Design -Konfigurationschips um 4% zu erhöhen.
N3P behält die Kompatibilität mit den IP -Modulen, Design -Tools und -Methoden von N3E bei, was es zu einer attraktiven Wahl für Entwickler macht.Diese Kontinuität stellt sicher, dass die meisten neuen Chip -Designs (Chips) voraussichtlich von N3E zu N3P wechseln und die verbesserte Leistung und Kosteneffizienz des letzteren nutzen.
Die endgültige Produktionsvorbereitungsarbeiten für N3P werden voraussichtlich in der zweiten Hälfte dieses Jahres stattfinden, wenn sie in die HVM -Stufe (Massenproduktion) eintreten wird.TSMC erwartet, dass Chip -Designer es sofort übernehmen.Angesichts seiner Leistung und der Kostenvorteile wird N3P voraussichtlich von TSMC -Kunden, einschließlich Apple und AMD, bevorzugt.
Obwohl das genaue Startdatum von N3P -basierten Chips immer noch ungewiss ist, wird erwartet, dass große Hersteller wie Apple diese Technologie bis 2025 in ihrer Prozessorserie verwenden werden, einschließlich SOC für Smartphones, PCs und Tablets.
"Wir haben auch die N3P -Technologie erfolgreich geliefert", sagte TSMC -Führungskräfte."Es wurde zertifiziert und seine Ertragsleistung liegt in der Nähe von N3E. (Process Technology) hat auch die Wafer der Produktkunden erhalten, und die Produktion wird in der zweiten Hälfte dieses Jahres beginnen. Aufgrund von N3Ps (PPA -Vorteil) erwarten wir die meisten der meisten derWafern auf N3, um in Richtung N3P zu fließen. "